静态随机存取存储器是一种随机存取存储器。

所谓的“静态”是指所谓的“静态”。

表示只要打开电源，存储在该存储器中的存储器就可以保持不变。

在相同的工作频率下，由于SRAM的对称电路结构设计，存储在每个存储器单元中的值可以比动态随机存取存储器（DRAM）更快的速率读取。

此外，由于SRAM通常设计为一次读取所有数据位，因此读取效率比具有高和低地址数据的DRAM快得多。

因此，尽管SRAM的生产成本相对较高，但在需要高速数据读写的地方，例如计算机上的高速缓存，使用SRAM代替DRAM。

静态随机存取存储器使用一种触发器来存储每一位存储器信息。

存储器单元使用的触发器通过来自引线的4-6个晶体管连接，但不需要刷新。

这使得静态随机存取存储器比动态随机存取存储器快得多。

然而，由于结构复杂，静态随机存取存储器单元比动态随机存取存储器占用更多的芯片空间。

因此，单个静态随机存取存储器芯片的存储容量将更小，这使得静态随机存取存储器的价格更加昂贵。

静态随机存取存储器的特点是工作速度快。

只要不移除电源，写入SRAM的信息就不会消失，电路不需要刷新，原始存储的信息在读取过程中不会被破坏，并且可以写入多次。

读出，但集成度低，功耗大。

静态随机存取存储器通常用作计算机中的高速缓存。

静态随机存取存储器通常由五个主要部件组成，即存储单元阵列，地址解码器（包括行解码器和列解码器），敏感点火器，控制电路和缓冲器/驱动电路。

在图中，A0-Am-1是地址输入端，CSB，WEB和OEB是控制端，控制读写操作，低电平有效，1100-11ON-1是数据输入和输出。

存储器阵列中的每个存储器单元与行和列上的其他单元共享电连接。

水平线称为“字线”，垂直数据流入和流出存储单元。

位线“。

可以通过输入地址选择特定的字线和位线，并且字线和位线的交叉点是所选择的存储器单元，并且以这种方式唯一地选择每个存储器单元，然后进行读取和写入。

操作。

一些存储器被设计为输入和输出多位数据，例如4或8位。

在这种情况下，如上所述，选择4或8个存储器单元用于读取和写入。

静态随机存取存储器结构在静态随机存取存储器中，以矩阵形式排列的存储单元阵列由解码器和具有外部信号的接口电路围绕。

存储器单元阵列通常采用正方形或矩阵的形式，以减少整个芯片面积并便于数据访问。

以存储容量为4K位的SRAM为例，总共需要12条地址线来确保每个存储单元都可以选择（212 = -4096）。

如果存储器单元阵列布置在仅包含一列的长条带中，则需要12 / 4K位解码器，但是如果它被布置在包含64行和64列的正方形中，则仅需要一个6/64位。

行解码器和6/64位列解码器，行和列解码器可以布置在存储器单元阵列的两侧，64行和64列具有4096个交叉点，每个点一个。

存储位。

因此，将存储器单元布置成方形以形成长条柱大大减小了整个芯片的面积。

除了存储单元的奇点和大面积之外，还有一个缺点是布置在列的上部的存储单元与数据输入/输出端子之间的连接变得非常长，特别是对于相对的大容量。

在存储器的情况下，情况更严重，并且连接的延迟至少与其长度成线性关系。

连接越长，线路上的延迟就越大，因此读写速度会降低并且不同。

存储单元布线延迟不一致，这些都在设计中得到避免。

QDR是四倍数据速率静态随机存取存储器（QDR SRAM）的缩写，意味着四倍数据速率静态随机存取存储器。

QDR的四倍数据速率与普通SRAM相关。

普通SRAM使用半双工总线，即仅同时进行读或写操作（读/写共享一个数据通道），因此普通SRAM也称为SDR（单数据速率）SRAM，即“单数据速率静态“随机存取存储器。

DDR（双倍数据速率）SRAM在SDR SRAM的基础上进行了改进。

与仅在参考时钟的上升沿采样数据的SDR SRAM不同，DDR SRAM在参考时钟的上升沿和下降沿采样数据。

因此，DDR SRAM双数据可以在一个时钟周期内传输，而DDR SRAM（双数据速率SRAM）也在此之后命名。

四倍数据速率SRAM QDR根据DDR功能升级其数据总线。

DDR只有一个数据通道，数据读/写操作是共享的，属于半双工模式。

QDR有两个。

独立数据通道，数据读/写操作可以同时执行，并且它是全双工操作模式。

因此，QDR的数据访问速率是DDR的两倍。

这样，QDR的数据访问速率是SDR的四倍，并且还导出了数据速率的四倍的昵称。

QDR1 / 2/3的最大工作频率为200/333 / 500MHz。

QDR主要用于高速通信系统（40G / 100G）。